JA 0013595 JAN 1968

(54) SEMICONDUCTOR MEMORY ELEMENT

(11) 63-18596 (A)

(43) 26.1.1988 (19) JP

(21) Appl. No. 61-161602 (22) 9.7.1986


(71) TOSHIBA CORP (72) MIKITO NAKABAYASHI

(51) Int. Cl4. G11C17 00,G11C29 00,H01L27/10

PURPOSE: To easily confirm whether an EPROM is erased or not without reading the contents of all addresses by reading a memory cell for storing whether

the EPROM is brought into an erasing state or not as information.

CONSTITUTION: A single or plural memory cells 8 capable of programming as the information whether memories are brought into the erased state or not in a part of the chip of the programmable and erasable read only memory (EPROM). Thereby, the memory cell 8 is read to recognize whether the EPROM is erased or not without reading all the addresses of the memory 1. Namely, the memory cell having the contents that the EPROM is programmed or erased is provided in the chip, thereby, the state of the EPROM can be readily understood only by reading the memory cell.



1: memory cell array. 2: address buffer. 3: column decoder. 4: row decoder. 5: column 10 circuit. 6: 10 buffer. 7:

四公開特許公報(A)

昭63-18596

int Cl.	識別記号	厅内整理番号	❹公開	昭和63年(1988) 1月26日
G 11 C 17/00 29/00	3 0 9 3 0 1	E-6549-5B A-7737-5B		25明の数 1 (今3百)
H 01 L 27/10	431	8624-5F 警	在請求 未請水	発明の数 1 (全3頁)

公発明の名称 半導体記憶素子

到特 頤 昭61−161602

企出 類 昭61(1986)7月9日

⑦発 明 者 中 林 幹 戸 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝多摩

川工場内

①出 顋 人 株式会社東芝 神奈川県川崎市幸区堀川町72番地

20代 理 人 并理士 鈴江 武彦 外2名

明 超 權

1. 発明の名称

半導体配性素子

2. 谷許請求の範囲

プログラム及び情去が可能な第1の説み出し 専用メモリと、この第1の読み出し専用メモリが 情去された状態か否かを情報としてプログラムす ることが可能な第2の読み出し専用メモリとを具 億し、第2の読み出し専用メモリを読み出すこと により、第1の読み出し専用メモリが視去されて いるか否かを知ることを特徴とする半導体記憶業 子。

3. 発明の詳細な説明

[発明の目的]

(産業上の利用分野)

本発明はアログラム及び拍去が可能な数み出し非用の半導体記憶素子に関する。

(従来の技術)

一般化プログラム及び消去が可能な読み出し 専用メモリ (EPROM) は一度プログラムをした低は 電源がなくともその内容が消放しない利点がある。 また、無外離照射またはな気的信号の入力をする ととによりその内容を消去することが出来るので、 新らたに別の情報を含ま込むことが出来る利点も ある。

しかしながら、 EPROM が消去された状態か否か を知るためにはその全谷地の内容を試み出すしか 方法がなかった。

その為、EPROM にプログラムを行なり除は、プログラム開始的にその内容を全替地飲み出して消去状態にあることを確認した上でプログラムを開始せればならず、PROM ライター等にこの金砂地の飲み出しを行なわせると64 kbitで4~10秒、512 kbitで20~60 秒 6の時間が必要で、これはプログラムに必要な時間(64 kbitで 5~10 秒、512 kbitで45~450 秒)のかよそ10~100 %に相当するので、PROM ライターでのプログラムの効果を下ける大きな契約となっていた。

(発明が解決しようとする問題点)

本発明は、従来技術では EPROMが頂去された 状態か否かを知るためにはその全番やの内容を記 み出さなければならないという点に鑑みてなされ たもので、 EPROMが頂去状態にあるか否かを情報 として書えているメモリセルを飲み出すことによ り、全番地の内容を飲み出さずともその EPROMが 捕去されているか否かを確認することが出来る半 温体記憶業子を提供することを目的とする。

「発明の構成]

(剛題点を解佚するための手段)

本発明は上記目的を選成するため、プログラム及び情去が可能を第1の飲み出し専用メモリと、この誤1の飲み出し専用メモリが消去された状態か否かを依頼としてプログラムすることが可能な誤2の飲み出し専用メモリとを具備し、第2の飲み出し専用メモリを飲み出すことにより、第1の飲み出し専用メモリが消去されているか否かを知ることを特徴とするものである。

(作用)

との発明は上記手段により、プログラム及び

アラムが行なわれている時には 1 blt のメモリセルミのドレインとコントロールゲートには高圧圧が印加されてプログラムが行なわれる様になっている。

以上の母な回路構造になっていると、1 bit の メモリセルをはメモリセルアレイ 1 が消去されて いるか否かを、メモリセルアレイ 1 化消去または プログラムを行なりたけて、情報として書えるこ とが出来る。

メモリセルまを飲み出すには、例えばシリコンシグネチャ回路と同様な回路を設けることにより、 進子 A。 に VIHE (コ 1 2 v)を印加し特定普地を 入力して飲み出し動作を行い、メモリセルまの内 容が出力に出て来る様にすれば良い。

前述した実施例の如く EPROM がプックラムされた状態が消去された状態がを内容とするメモリセルをチップ内に設けてかけば、そのメモリセルを 説み出すだけで EPROM がどの状態にあるかすぐに 知ることが可能である。 この数み出しに必要な時 間は多く見積っても 1 mm 程度と考えられ、これは 係去が可能な飲み出し専用メモリのテップの一部 にそれらメモリが係去された状態か否かを情報と してプログラムすることが可能な単数または複数 他のメモリセルを領えることによって、 使者メモ リセルを飲み出すことにより顕者メモリの全番地 を読み出さずとも係去状態か否かの確認を可能な ちしわるものである。

(実施例)

以下、この発明の一実施例を無1図を参照しながら評額に設明する。即ち、無1図は32 kbii X 8 werd の BPROM に本発明を適用したものである。1は256 kbii のメモリセルアレイ、1はアドレスペッファー、3はカラムアコーダー、4はロクアコーダ、5はカラム1/0回路、6は1/0ペッファー、7は観倒路、8はメモリセルアレイ1が商去状態にあるか否かを情報として考えている1 bit のメモリセルである。

1 blt のメモリセルをは無外離限射によりメモリセルアレイ」と同時に預去することが出来るなになっている。また、メモリセルアレイ」にプロ

PROM ライターでのプログラム時間に比較して無で することのできるオーダーであるので PROM ラン ターでのプログラム効果を従来に比べ大幅に改え することが出来る。

また、メモリセルアレイへのプログラムまたに 消去と同時に消去状態か否かを消報として写える メモリセルへのプログラムまたは消去を行なうに で、従来の EPROMへのプログラム操作又は消去学士 と何じ操作で消去状態か否かを情報として寄える ことが出来、余分な操作、余分な時間を必要とこ ない。

第1回では32 kbit × 8 werdの EPROM を約, とって説明したが、他の容量の EPROM にも本発に を適用することが可能である。また、 EPROM で く、全bit 一括商去型の E²PROM にも適用する とが可能である。また、メモリセルをの飲み出 にシリコンシアネテャ回路を例に出したが、他・ 適当な回路があればそれでもかまわない。また、 メモリセルをは1 bit でなく適当な bit 数でも: まわない。

[発明の効果]

以上述べたように本発明によれば、 EPROM が 併去状態にあるか否かを情報として苦えているメ モリセルを読み出すことにより、全替地の内容を 観み出さずともその EPROM が消去されているか否 かを容易に確認することができる。

4. 図面の簡単な説明

第1回は本発明の一実施例を示す特別提明図である。

1 … 2 5 6 kbit のメモリセルアレイ、 2 … ア ドレスパッファー、 3 … カラムアコーダー、 4 … ロクアコーダー、 5 … カラム I/O 回路、 6 … I/O パッファー、 7 … 慎何因路、 8 … メモリセルアレイ」が得えているか否かを育報として書えている 1 hit のメモリセル。

出頭人代理人 一种理士 鈐 红 飲 夢

